Introdução:
A placa de interface PCL 724 é uma placa ISA que oferece funcionalidades semelhantes ao Interface Programável para Periféricos 8255 da Intel, mas com maiores capacidades de driving. As elevadas correntes suportadas pelas suas saídas permitem a activação directa de Relés de Estado Sólido (SSR - Solid State Relays). Esta placa dispõe de três portos digitais de oito bits (PA, PB e PC) que podem ser configurados por software para funcionar como entradas ou como saídas.
Principais características:
- 24 digital I/O lines
- Emulates 8255 PPI mode 0
- Buffered circuits for higher driving capacity than the 8255
- Interrupt handling
- Output status readback
- Pin compatible with Opto-22 I/O module racks
Configuração:
Switch
O DIP switch existente na placa permite definir o seu endereço base
| Endereço Base de I/O (Hex) | A8 |
A7 | A6 | A5 | A4 | A3 | A2 | - |
| 200-203 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | X |
| ... | X | |||||||
| 2C0-2C3* | 0 | 1 | 1 | 0 | 0 | 0 | 0 | X |
| ... | X | |||||||
| 3FC-3FF | 1 | 1 | 1 | 1 | 1 | 1 | 1 | X |
Notas:
0=ON; 1=OFF; X=indiferente
A2 a A8: linhas de endereços do bus PC
* configuração de fábrica
Jumper 1
Selecciona o canal de IRQ a utilizar (2 a 7).
Jumper 2
Configura a utilização ou não de interrupções por hardware associadas à linha PC0.
| J2 | Estado das interrupções |
| DIS | Disable |
| PGM | Depende do estado da linha PC4. TTL low => Enable int TTL high => Disable int |
| EN | Enable |
Jumper 3
Determina se a interrupção ocorre no bordo ascendente ou no bordo descendente do sinal.
Registos da placa:
| Registo | Endereço | Função |
| Porto A | BASE+0 | Escrita/Leitura |
| Porto B | BASE+1 | Escrita/Leitura |
| Porto C | BASE+2 | Escrita/Leitura |
| Config | BASE+3 | Escrita |
Registo de configuração:
| 1 | 0 | 0 | D4 | D3 | 0 | D1 | D0 |
| D4 | Porto A |
| D3 | Porto C (bits 7-4) |
| D1 | Porto B |
| D0 | Porto C (bits 3-0) |
Nota: Bit a 0 indica que o porto funciona como saída e a 1 como entrada.
Comentários, sugestões e dúvidas para: lino@dee.uc.pt Alterado em 12/12/98